Inicio » Semiconductores
» 74LS76 TTL Flip-Flop J-K con Preselección
74LS76 TTL Flip-Flop J-K con Preselección

74LS76 TTL Flip-Flop J-K con Preselección

CIT74LS76

$ 22.00 MXN

Precio Regular: $ 26.00
Precio incluye IVA

Descripción

Circuito Integrado TTL 74LS76, flip-flop J-K dual con preselección que ofrece pulsos individuales J, K, reloj pulsado, entradas de direct set y direct clear. Estos flip-flops dobles están diseñados para que cuando el reloj se pone ALTO, las entradas se activan y se aceptan datos. El nivel lógico de las entradas J y K funcionará de acuerdo con la Truth Table siempre que se observen tiempos mínimos de configuración. Datos de entrada se transfiere a las salidas en las transiciones de reloj HIGH-a-LOW
 

El 74LS76 Flip Flop JK es un circuito integrado digital flip-flop J-K dual con preselección(PRESET) y borrado(CLEAR) que almacena un bit de información digital. Estos flip-flops dobles están diseñados para que cuando el reloj se pone ALTO, las entradas se activan y se aceptan datos. El nivel lógico de las entradas J y K funcionará de acuerdo con la Truth Table siempre que se observen tiempos mínimos de configuración. Datos de entrada se transfiere a las salidas en las transiciones de reloj HIGH-a-LOW.

  • Aplicaciones: Sistemas digitales, como el control de displays, el almacenamiento temporal de datos y la implementación de registros de desplazamiento 

Especificaciones

  • Familia: LS
  • Tipo: Dual J-K Flip Flop
  • Tensión de alimentación mínima: 4.75 V
  • Tensión de alimentación máxima: 5.25 V
  • Corriente: 8 mA
  • Retardo de propagación: 20 ns
  • Frecuencia: 45 MHz
  • Temperatura de trabajo mínima: 0°C
  • Temperatura de trabajo máxima:  70°C
  • Encapsulado: DIP
  • 16 Pines
  • Modelo: DD13 +

Sustituto

NTE7476   NTE74C76   NTE74H76   NTE74LS76

Documentación

Como usar

  1. Conecta las dos entradas de datos, J y K, a un nivel lógico bajo (normalmente tierra) para asegurarte de que el flip-flop esté en un estado conocido.
  2. Conecta las entradas de reloj, CLK y CLK, a las señales de reloj que se utilizarán para cambiar el estado del flip-flop.
  3. Aplica señales lógicas a las entradas J y K para cambiar el estado del flip-flop según sea necesario. Si J y K están ambos en un nivel lógico bajo, el estado del flip-flop no cambiará. Si J y K están ambos en un nivel lógico alto, el flip-flop se reseteará. Si J y K están en niveles lógicos diferentes, el estado del flip-flop cambiará de acuerdo con la tabla de verdad de un flip-flop JK.
  4. Observa la salida Q y /Q del flip-flop para ver el estado actual del flip-flop. Q es la salida principal y /Q es la salida complementaria.

Es importante tener en cuenta que el 74LS76 es un flip-flop de doble flanco de disparo positivo, lo que significa que puede cambiar de estado en ambos flancos del pulso de reloj. Por lo tanto, el tiempo de establecimiento y la estabilidad del reloj son importantes para garantizar una operación confiable del flip-flop.

Productos Relacionados

Comentarios