$ 120.00 MXN Precio incluye IVA

Descripción

El SMJ4C1024 es una DRAM 1048576 bits organizados como 1.048.576 palabras de un bit cada uno. Emplea la tecnología para el alto rendimiento, la fiabilidad y bajo consumo de energía a un bajo costo. Su disipación es tan bajo como 305 mW operativo y 16,5 mW de espera en los dispositivos de 150 ns. Picos IDD son típicamente 140 mA y una tensión de entrada undershoot -1 V pueden ser toleradas, lo que minimiza el ruido del sistema. Todas las entradas y salidas, incluyendo relojes, son compatibles con la serie 54 TTL. Todas las direcciones y líneas de datos en están enclavados en el chip para simplificar el diseño del sistema. Salida de datos es desenganchada para permitir una mayor flexibilidad del sistema. El SMJ4C1024 se ofrece en una cerámica (sufijo JD) dual-in-line paquete de 18 pines, un sin plomo 20/26-terminal paquete de soporte cerámico (sufijos FQ / HL), un paquete de 20 portadora / 26 pines J-plomo (sufijo HJ), una cápsula plana de 20 pines (sufijo HK), y un paquete de 20 pines cerámica zig-zag en línea (sufijo SV). Se caracterizan por el funcionamiento de - 55 ° C a 125 ° C.

Especificaciones

  • Mejorado Manejo Page-Mode para rápido acceso de memoria
          - Partes Superiores Modo página de datos de ancho de banda ThanConventional
          - Acceso aleatorio de un solo bit dentro de un RowWith una dirección de columna
  • Uno de memoria CMOS Megabit de acceso dinámico aleatorio de TI (DRAM) Familia Incluyendo SMJ44C256 - 256K × 4 Page Mode Mejorado
  • CAS-Antes-RAS (CBR) Actualizar
  • Largo período de actualización
  • 512 Ciclo de actualización en 8 ms (Max)
  • Salida Unlatched 3 estados
  • Baja disipación de potencia
  • Todas las entradas / salidas y los relojes se-TTL Compatible

Datasheet

Nota: Circuito integrado sensible, tomar precauciones durante su manipulación como pulsera antiestática

Productos Relacionados

Comentarios