$ 37.00 MXN Precio incluye IVA

Descripción

Circuito Integrado TTL 74LS113.  Flip Flop JK negativo. El  74LS113 ofrece entradas individuales J, K, set, y despertador. Este monolítico doble flip-flops está diseñados de modo que cuando el reloj pasa a ALTO,  las entradas están habilitados y se aceptarán datos. El nivel lógico de la J y K entradas pueden ser autorizados a cambiar cuando el pulso de reloj es alta y la biestable llevará a cabo de acuerdo con la tabla de verdad, siempre y cuando la configuración mínima se observan veces. Los datos de entrada se transfiere a las salidas de la negativa continua borde del pulso de reloj

Especificaciones

  • Tipo: JK
  • Rango tensión de alimentación: 4.5 V a 5.5  V
  • Corriente de suministro de energía: 6 mA
  • Rango de temperatura de funcionamiento: -55°C a 125°C
  • Familia: LS
  • Encapsulado DIP
  • 14 pines

Sustituto

NTE74113

Documentación

Datasheet

Productos Relacionados

Comentarios