$ 25.00 MXN Precio incluye IVA

Descripción

Circuito Integrado TTL 74LS112. Flip-flop J-K negativo. El 74LS112 es una doble Triggered Negativo-Borde-J-K flip-flop con clear y preset Cuando preset y clear estan inactivos (alto), los datos a las entradas J y K que satisfacen los requisitos de tiempo de configuración se transfieren a las salidas en el borde con pendiente negativa del pulso de reloj. Reloj de activación se produce a un nivel de tensión y no está directamente relacionada con el tiempo de subida del pulso de reloj. Tras el intervalo de tiempo de espera, los datos a las entradas J y K pueden ser cambiados sin afectar los niveles en las salidas. Este versátil flip-flop puede funcionar como conmutador biestable atando J y K alta. El 74S112 se caracteriza para el funcionamiento de 0 a 70 ° C.
   

Especificaciones

  • IC, JK-TYPE FLIP FLOP, DUAL, USB-16
  • Flip-flop tipo JK
  •  Retardo de propagación: 15 ns
  • Frecuencia: 30 MHz
  • Salida de corriente: 8 mA
  • Tipo de disparo: Edge Negativo
  • IC Tipo de salida: Differential / Complementaria
  • Voltaje: 4.75 V a 5.25 V
  • Tensión de Alimentación Mín: 4.75 V
  • Tensión de Alimentación Máx: 5.25 V
  • Búfer completo para ofrecer el máximo aislamiento de las perturbaciones externas
  • Aplicaciones: Comunicación y Red   
  • Familia: LS
  • Encapsulado DIP
  • 16 pines

Sustituto

NTE74LS112A, NTE74S112

Documentación

 

Productos Relacionados

Comentarios